Tugas Pendahuluan 2 Modul 3
(Percobaan 3 Kondisi 3)
Tugas Pendahuluan 2 Modul 3
(Percobaan 3 Kondisi 3)
1. Kondisi [kembali]
Buatlah rangkaian seperti pada modul percobaan 3, kemudian atur mode Load Paralel (S1=1, S0=1) dan masukkan data D = 1100. Lakukan 1 clock untuk memuat D3..D0 ke Q3..Q0 sehingga hasilnya menjadi 1100.
2. Gambar Rangkaian Simulasi [kembali]
3. Video Simulasi [kembali]
IC 74HC194 memiliki empat input paralel D0, D1, D2, dan D3 yang berfungsi untuk memasukkan data secara bersamaan (parallel load) ke dalam register. Ketika mode operasi diatur pada kondisi parallel load (S1 = 1 dan S0 = 1), nilai logika yang diberikan pada pin D0–D3 akan langsung ditransfer ke output register Q0–Q3 dalam satu pulsa clock. Urutannya adalah D0 → Q0, D1 → Q1, D2 → Q2, dan D3 → Q3. Artinya, apapun nilai biner pada input D0–D3 akan muncul persis pada output Q0–Q3 setelah clock aktif, sehingga IC ini dapat menyimpan data 4-bit secara langsung tanpa pergeseran.
Selain itu, IC ini memungkinkan data yang sudah disimpan pada register di shift (digeser) ke kanan atau ke kiri tergantung mode operasi. Pada mode shift right (S1 = 0 dan S0 = 1), seluruh isi register bergeser satu posisi ke kanan setiap pulsa clock, sehingga nilai pada Q2 dipindahkan ke Q1, Q1 ke Q0, dan seterusnya, sementara SL (Serial Left Input) mengisi bit baru pada posisi Q3. Sedangkan pada mode shift left (S1 = 1 dan S0 = 0), data bergeser ke kiri; Q1 dipindahkan ke Q2, Q2 ke Q3, dan seterusnya, sementara SR (Serial Right Input) mengisi bit baru pada posisi Q0. Jika mode berada pada hold (S1 = 0 dan S0 = 0), maka nilai Q0–Q3 tetap dipertahankan meskipun clock tetap berjalan — tidak terjadi perpindahan data ataupun pengisian data baru. Selain itu, terdapat input Clear (CLR) yang akan menghapus data register, membuat seluruh output Q0–Q3 menjadi 0 tanpa menunggu clock berikutnya.
5. Link Download [kembali]
Link Video [Klik Disini]
Tidak ada komentar:
Posting Komentar