Tugas Pendahuluan 1 Modul 3
(Percobaan 1 Kondisi 3)
Tugas Pendahuluan 1 Modul 3
(Percobaan 1 Kondisi 3)
1. Kondisi [kembali]
Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan seven segment
2. Gambar Rangkaian Simulasi [kembali]
3. Video Simulasi [kembali]
IC yang pertama adalah IC 74LS90. IC 74LS90 adalah sebuah asynchronous decade counter (counter mod-10) yang tersusun dari rangkaian flip-flop tipe T dan logika tambahan di dalamnya. IC ini bekerja dengan cara menghitung sinyal clock yang masuk pada pin input clock, dan setiap pulsa clock akan meningkatkan nilai hitungan biner pada output Q0, Q1, Q2, dan Q3. Rangkaian di dalam IC 74LS90 terbagi menjadi dua bagian utama: sebuah counter mod-2 dan counter mod-5. Untuk menghasilkan hitungan dari 0 sampai 9 (desimal), kedua bagian ini harus dikonfigurasi sesuai dengan diagram pada datasheet, yaitu dengan menghubungkan output tertentu ke input reset internal. Ketika penghitung mencapai nilai 9 (1001 biner), rangkaian internal akan melakukan reset otomatis dan kembali ke 0 pada pulsa berikutnya. Karena menggunakan metode asynchronous ripple, perubahan pada setiap bit output tidak terjadi secara bersamaan — Q0 berubah terlebih dahulu, kemudian memicu perubahan pada flip-flop berikutnya. IC 74LS90 memiliki input reset dan preset yang memungkinkan penghitung dimulai dari angka tertentu atau diatur ulang kapan saja.
IC yang kedua adalah IC 7493. IC 7493 adalah sebuah 4-bit binary ripple counter yang bekerja secara asinkron, artinya setiap flip-flop di dalamnya tidak menerima clock secara bersamaan. IC ini terdiri dari empat flip-flop tipe T yang menghasilkan output biner pada pin Q0, Q1, Q2, dan Q3. Pada IC 7493, flip-flop pertama (Q0) menerima clock langsung dari sumber clock eksternal, sedangkan flip-flop berikutnya mendapatkan clock dari output flip-flop sebelumnya. Karena itu, setiap perubahan sinyal clock akan menyebabkan output Q0 berubah lebih dulu, kemudian Q1, Q2, dan Q3 berubah secara berurutan dengan selang waktu tertentu (propagation delay). Secara bawaan, IC ini dapat menghitung dari 0 sampai 15 (mod-16) atau hingga 8 (mod-8) tergantung bagaimana pin reset dan clock dihubungkan. Terdapat dua input reset (RESET A dan RESET B) yang jika keduanya diberi logika tinggi sekaligus, maka counter akan kembali ke nilai 0000 tanpa menunggu clock berikutnya.
Percobaan 1B
Pada IC 74LS90, terdapat dua bagian counter internal, yaitu counter mod-2 dan counter mod-5, yang bekerja secara terpisah. Secara default, kedua bagian ini memiliki input clock yang berbeda: bagian mod-2 dikendalikan melalui input CLK A, sedangkan bagian mod-5 dikendalikan melalui input CLK B. Karena masing-masing bagian menerima clock pada input yang berbeda, IC 74LS90 tidak akan langsung menghitung 0–9 kecuali kedua bagian tersebut dihubungkan dengan benar. Untuk membuatnya bekerja sebagai counter desimal penuh (mod-10), dilakukan penghubungan antara output Q0 dari bagian mod-2 ke CLK B sebagai input clock dari bagian mod-5. Dengan cara ini, setiap kali bagian mod-2 menyelesaikan satu siklus hitungan (dua pulsa clock), sinyal perubahan pada Q0 otomatis memicu bagian mod-5 agar melanjutkan hitungan ke angka berikutnya. Walaupun sering dianggap sebagai “sinkron”, mekanisme ini sebenarnya tetap asinkron (ripple), karena perubahan sinyal terjadi secara berantai — Q0 berubah dulu, baru memicu perubahan pada bagian mod-5. Penghubungan Q0 → CLK B hanya membuat IC 74LS90 bekerja sebagai counter desimal otomatis tanpa membutuhkan dua sumber clock terpisah, sehingga output counter dapat menghasilkan urutan hitungan biner dari 0000 sampai 1001 (0–9) sebelum kembali ke 0000 saat reset aktif.
Pada IC 7493, secara bawaan terdapat dua input clock: CLK A (CP0) untuk flip-flop pertama, dan CLK B (CP1) untuk tiga flip-flop berikutnya. Jika kedua clock diberi sinyal secara terpisah, bagian counter dalam IC akan bekerja terpisah juga (bagian 1-bit dan bagian 3-bit). Namun, IC ini dapat “dibuat bekerja seperti counter berurutan” dengan menghubungkan output Q0 ke input clock B (CP1). Dengan cara ini, setiap kali Q0 berubah keadaan akibat sinyal clock pada CLK A, perubahan tersebut akan memicu bagian counter berikutnya. Alhasil, counter akan menghitung biner 0000 → 0001 → 0010 → 0011 dan seterusnya hingga 1111 (mod-16). Walaupun banyak yang menyebut ini sebagai “sinkron”, sebenarnya mekanismenya tetap asinkron (ripple), hanya saja transisi antar flip-flop terjadi otomatis dan berurutan tanpa perlu clock terpisah untuk bagian counter tiga bit. Hubungan Q0 → CLK B hanya membuat IC bekerja sebagai ripple counter penuh (counter 4-bit), bukan benar-benar sinkron karena flip-flop tetap menerima clock pada waktu yang berbeda akibat propagation delay.
5. Link Download [kembali]
Tidak ada komentar:
Posting Komentar