a.Panel DL 2203D
b.Panel DL 2203C
Gambar Logic Probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Register ini memiliki empat output: Q0, Q1, Q2, dan Q3. Jika IC berada pada mode parallel load, data dari input D0–D3 akan langsung masuk ke Q0–Q3 pada detik clock berikutnya. Pada mode shift right, data pada Q3 berpindah ke Q2, Q2 ke Q1, Q1 ke Q0, dan bit baru masuk melalui serial input kanan (SR). Sebaliknya, pada mode shift left, data Q0 berpindah ke Q1, Q1 ke Q2, Q2 ke Q3, dan bit baru masuk melalui serial input kiri (SL). Jika mode diset ke hold, tidak ada perubahan pada output meskipun clock berosilasi.
- Download Rangkaian Simulasi Percobaan [klik disini]
- Download Video Demo Percobaan [klik disini]
- Download Datasheet IC Flip-Flop 74HC193 [klik disini]
- Laporan Akhir [Klik Disini]







Tidak ada komentar:
Posting Komentar