Laporan Akhir 1
a.Panel DL 2203D
b.Panel DL 2203C
c.Panel DL 2203S
Gambar Module D’Lorenzo
Gambar Kabel Jumper
e. IC 74LS112 (JK filp flop)
Gambar IC 74LS112
f. Power DC
Gambar Power DC
g. Switch (SW-SPDT)
Gambar Switch
h. Logicprobe
Gambar Logic Probe
3. Rangkaian Simulasi [Kembali]
Percobaan 1A
Percobaan 1B
4. Prinsip Kerja Rangkaian [Kembali]
Percobaan 1A
Rangkaian itu adalah dua counter TTL yang menampilkan hitungan biner lewat LED — satu IC U1 (74LS90) bekerja sebagai satuan (units / 0–9) dan satu IC U2 (7493) dipakai sebagai puluhan (tens) bila dikonfigurasi sebagai counter decade. Kedua IC menerima pulsa clock pada pin CKA sehingga tiap pulsa menaikkan hitungan; setiap output (Q/QA..QD) dihubungkan ke LED: LED menyala = logika 1, padam = logika 0. Untuk tiap IC, LED mewakili bit biner dengan bobot 1,2,4,8 (LSB → MSB). Jadi nilai desimal dari sebuah IC dihitung dengan menjumlahkan bit yang bernilai 1 sesuai bobotnya (mis. pola 0101 = 4+1 = 5). Untuk mendapatkan angka keseluruhan dua-digit, baca nilai U2 sebagai puluhan dan U1 sebagai satuan, lalu hitung:
decimal = (nilai biner U2) × 10 + (nilai biner U1).
Contoh: jika U2 menunjukkan 0001 (1) dan U1 menunjukkan 0101 (5), hasilnya 1×10 + 5 = 15. Karena kedua IC bersifat asynchronous (ripple), perubahan bit tidak selalu terjadi serentak , LED membentuk pola yang tampak acak (glitch).
decimal = (nilai biner U2) × 10 + (nilai biner U1).
Contoh: jika U2 menunjukkan 0001 (1) dan U1 menunjukkan 0101 (5), hasilnya 1×10 + 5 = 15. Karena kedua IC bersifat asynchronous (ripple), perubahan bit tidak selalu terjadi serentak , LED membentuk pola yang tampak acak (glitch).
Percobaan 1B
IC 74LS90 dan 7493 yang awalnya bekerja sebagai asynchronous (ripple) counter dapat dibuat lebih sinkron dengan menghubungkan input clock B (CKB) ke output Q0. Dengan cara ini, kedua IC tidak lagi mengandalkan perambatan clock antar-flip-flop yang menyebabkan perubahan bit tampak acak saat transisi. Sebaliknya, tiap flip-flop internal menerima pulsa clock yang lebih teratur sehingga perubahan pada Q0, Q1, Q2, dan Q3 terjadi secara berurutan sesuai urutan hitungan biner. Hasilnya, LED pada output kedua IC berubah lebih stabil dan runtut, sehingga nilai biner maupun desimalnya dapat dibaca lebih jelas tanpa glitch atau lompatan yang biasanya muncul pada counter asynchronous.
- Download Rangkaian Simulasi Percobaan 1A [klik disini]
- Download Rangkaian Simulasi Percobaan 1B [klik disini]
- Download Video Demo Percobaan [klik disini]
- Download Datasheet IC Flip-Flop 74LS90 [klik disini]
- Download Datasheet IC Flip-Flop 7493 [klik disini]
- Laporan Akhir [Klik Disini]
Tidak ada komentar:
Posting Komentar